2014年9月米尔科技应邀参加Xilinx深圳技术研讨会和培训

文章来源:米尔科技 发布日期:2014.9.16 浏览次数:891 次
  2014年9月12日,全球领先的半导体厂商Xilinx在深圳博林诺富特酒店5楼宴会厅举办为期1天的研讨会和技术培训,本次会议共有来至深圳地区各企业工程师代表200多人参加。
  
  米尔科技作为Xilinx官方合作伙伴应邀参加本次深圳研讨会,并做了相关主题演讲。米尔科技项目合作经理Willies Bu(卜经理)给大家详细介绍了米尔科技基于Xilinx最新Zynq-7000系列芯片所做的核心板、开发板产品参数特点,未来的产品计划,定制服务模式,以及给企业客户成功定制的几个项目细节等。现场的企业工程师对米尔科技的产品和定制服务模式表现出极大的兴趣,并有意向与米尔科技一起在部分项目上深入开展合作。
  
  本次培训内容包括:Vivado设计工具常用开发技巧 和 Zynq-7000 All Programmable SoC系统平台开发
  
  本技术培训课程详细介绍了如何使用Vivado工具进行静态时序分析,实现时序收敛,Vivado调试方法;嵌入式ZYNQ逻辑开发方式,除错技巧,基於Linux OS下的逻辑软件开发,并教导各种Zynq boot的方式包含SD Card ,SPI FLASH从如何生成所需要的文件到硬件的BOOT设定,整体的软硬件开发流程。
 

 
【培训对象】 - Vivado
  
  ·有一定的HDL知识(VHDL/Verilog)
  
  ·具有FPGA设计经验
  
  ·完成FPGA设计基础、性能设计或高级FPGA设计课程或者具备 Xilinx ISE 软件实现工具方面的同等知识
 

 
【培训对象】 - Zynq
  
  ·完成了嵌入式系统设计课程的学习或具有嵌入式系统设计和 Xilinx EDK 工具方面的经验
  
  ·了解基础C语言编程
  
  ·基本的微处理器经验,并了解MicroBlaze™ 处理器系统或Zynq 全面可编程SOC
 

 
【课程概述】
Zynq:
PL/PS接口介绍
AXI Master/Slave接口
AXI ACP接口
硬件调试
软件调试
平台调试
Boot Loader
PS Boot和PL配置
Vivado:
Setup检查和时钟
时序报告
Hold检查
Generated时钟
Baselining
消除常见时序瓶颈的技巧
添加调试核 – 网表插入流程
例化调试核 – HDL例化流程
 
会议现场
 
Xilinx方案展示

ARM相关新闻

市场活动

研讨会议

培训课程

无线通讯市场

消费类电子产品

行业相关新闻

招聘动态


新闻中心 | 联系我们 | 招聘信息 | 留言反馈 | 典型客户 | © 2017 Myir
深圳总部: 0755-25622735 | 北京办事处: 010-84675491 | 上海办事处: 021-60317628 粤ICP备12005064号-1